НОВЫЕ АРХИТЕКТУРЫ ДЛЯ ЧИПОВ «ПРОЦЕССОРЫ- В-ПАМЯТИ»: КЛАССИФИКАЦИЯ И РЕАЛИЗАЦИЯ
- Авторы: Лапшинский В.А.1,2
-
Учреждения:
- Российский университет дружбы народов
- Национальный исследовательский ядерный университет «МИФИ»
- Выпуск: № 4 (2016)
- Страницы: 35-40
- Раздел: Статьи
- URL: https://journals.rudn.ru/engineering-researches/article/view/15320
Цитировать
Полный текст
Аннотация
Появление чипов типа «процессоры-в-памяти» (ПИМ) систем, ориентированных на данные (Date-Centric systems - DCS), и систем с вычислениями рядом с данными (near-data processing - NDP) настоятельно требует развития методов классификационного анализа архитектуры многоядерных чипов для вычислений рядом с многоуровневой структурой памяти. Чипы (в России в технической литературе обычно используются термины «кристаллы» или«интегральные схемы», ИС) ПИМ рассматриваются как эффективная альтернатива стандартным ИС SRAM/DRAM/Flash-памяти для различных уровней иерархии ЗУ: кеш, оперативной, промежуточной и внешней памяти. В последнее десятилетие были предложены различные способы классификации и методы реализации ПИМ чипов для создания систем типа DSC/ NDP. Эти методы включают классификацию на основе программного интерфейса с вычислениями в памяти, иерархический подход и классификацию параллельных вычислений типа SIMD и др. В статье представлен предварительный обзор различных вариантов классификации архитектур ПИМ чипов и их реализации в виде ИС, в частности в виде базовых кристаллов общего применения и нанохранилищ.
Об авторах
Валерий Алексеевич Лапшинский
Российский университет дружбы народов; Национальный исследовательский ядерный университет «МИФИ»
Email: nano-e@yandex.ru
ул. Миклухо-Маклая, д. 6, Москва, Россия, 117198; Каширское шоссе, 31, Москва, Россия, 115409
Список литературы
- Aleksenko A.G., Lapshinsky V.A. Evaluation of the effectiveness of the basic crystals of memory.Electronic engineering. Ser. Microelectronics. 1980. Vol. 4. P. 3-8 (In Russian).
- Balasubramonian R. et al. Near-Data Processing: Insights from a MICRO-46 Workshop. IEEE Micro. 2014, July-August. P. 36-42.
- Burr G.W. et al. Overview of candidate device technologies for storage-class memory. IBMJ. Res.&Dev. 2008, JULY/SEPTEMBER. Vol. 52. No. 4/5. P. 12-21.
- DeBenedictis E.P. Will Moor’s Law be Sufficient? IEEE 0-7695-2153-3/04. 2004. P. 1-12.
- Elliott D.G., Snelgrove W.M., Cojocaru C. and McKenzie R Computational RAM: Implementing Processors in Memory. J. IEEE Design and Test of Computers. 1999. № 16(1) (January-March). P. 32-41.
- Freitas R.F. and Wilcke W.W. Storage-class memory: The next storage system technology. IBM J. Res. @ Dev. 2008. Vol. 52. № (4/5). P. 439-447.
- Kulkarni S. et al. Taxonomy for Transactional Memory Systems. Int. J. of Computer Science and Information Technologies (IJCSIT). 2011. № 2(2). P. 766-775.
- Lapshinsky V.A. Basic crystals and CPU-oriented organization “smart” memory. Sensors & Systems. 2015. № 1. P. 81-86 (In Russian).
- Loh G.H. et al. A processing-in-Memory Taxonomy and a Case for Studding Fixed-function PIM. In WoNDP: 1st Workshop on Near-Data Processing. 2013. № 1. P. 1-6.
- Meena J.S., Sze S.M., Chand U and Tseng T.Y. Overview of emerging nonvolatile memory technologies. Nanoscale Research Letters. 2014. P. 1-33.
- Morad A., Yavits L., Ginosar R. GP-SIMD Processing-in-Memory. ACM Transactions on Architecture and Code Optimization. 2015, January. Vol. 11. Issue 4. P. 1-26.
- Pershenkov V.S., Podlepecky B. I., Shagurin I.I., Bocharov Y.I. Microelectronics applied to instrument-making. Sensors & Systems. 2015. № 1. P. 3-22. (In Russian)
- Ranganathan P. Chang J. 2011. IEEE Computer Society 44(1). P. 39-48.
- Ranganathan P. and Chang J. (Re)Designing Data-Centric Data Centers. IEEE Micro. 2012, JANUARY/FEBRUARY. P. 66-70.
- Shibata T. 2009. Solid-State Electronics. № 53. P. 1227-1241.
- Stone H.S. A Logic-in-Memory Computer. IEEE Trans. on Computer. 1970. V. C-19. N 1. P. 73- 78.
- Zhang D.P. et al. TOP-PIM: Throughput-Oriented Programmable Processing in Memory. Proc. of the 23rd international symposium on High-performance parallel and distributed computing (HPDC’14), June 23-27, Vancouver, BC, Canada.