RUDN Journal of Engineering ResearchRUDN Journal of Engineering ResearchВестник Российского университета дружбы народов. Серия: Инженерные исследования2312-81432312-8151Peoples’ Friendship University of Russia named after Patrice Lumumba (RUDN University)15320ArticlesСтатьиResearch ArticleEMERGING ARCHITECTURES FOR PROCESSOR-IN-MEMORY CHIPS: TAXONOMY AND IMPLEMENTATIONНОВЫЕ АРХИТЕКТУРЫ ДЛЯ ЧИПОВ «ПРОЦЕССОРЫ- В-ПАМЯТИ»: КЛАССИФИКАЦИЯ И РЕАЛИЗАЦИЯValeryA LapshinskyЛапшинскийВалерий Алексеевичnano-e@yandex.ruPeoples’ Friendship University of RussiaРоссийский университет дружбы народовNational Research Nuclear University MEPhIНациональный исследовательский ядерный университет «МИФИ»151220164354024022017Copyright ©; 2016, Лапшинский В.А.2016Лапшинский В.А.http://creativecommons.org/licenses/by/4.0https://journals.rudn.ru/engineering-researches/article/view/15320The emergence of PIM (processing-in-memory) die and Date-Centric systems (DCS) and near- data processing approach (NDP) has given rise to the need of developing architectural taxonomy for multi-core PNM (processing near memory) hardware with multi-level memory structure. PIM die (in Russian technical literature usually used terms chips or crystals) considered as an effective alternative to conventional SRAM/DRAM/Flash-memory on Cache-CPU/Main Memory/Storage Class Memory and Storage levels. In the past decade, a few different methods to classify and to implement PIM die and DCS/NDP systems proposed. These approaches are either software interfacing with computing, hierarchical and massively parallel SIMD processing approaches etc. In this paper, presented summarized prolegomena for PIM die architecture and implementation. In particular, in form of basic PIM chips and nanostores.Появление чипов типа «процессоры-в-памяти» (ПИМ) систем, ориентированных на данные (Date-Centric systems - DCS), и систем с вычислениями рядом с данными (near-data processing - NDP) настоятельно требует развития методов классификационного анализа архитектуры многоядерных чипов для вычислений рядом с многоуровневой структурой памяти. Чипы (в России в технической литературе обычно используются термины «кристаллы» или«интегральные схемы», ИС) ПИМ рассматриваются как эффективная альтернатива стандартным ИС SRAM/DRAM/Flash-памяти для различных уровней иерархии ЗУ: кеш, оперативной, промежуточной и внешней памяти. В последнее десятилетие были предложены различные способы классификации и методы реализации ПИМ чипов для создания систем типа DSC/ NDP. Эти методы включают классификацию на основе программного интерфейса с вычислениями в памяти, иерархический подход и классификацию параллельных вычислений типа SIMD и др. В статье представлен предварительный обзор различных вариантов классификации архитектур ПИМ чипов и их реализации в виде ИС, в частности в виде базовых кристаллов общего применения и нанохранилищ.processing-in-memoryprocessing near memorynear-data processingDate-Centric systemsPIM memory taxonomybasic PIM chips implementationemerging memories chips and nanostoresвычисления в памятивычисления рядом с памятьювычисления рядом с даннымисистемы, ориентированные на данныеклассификация памяти ПИМбазовые кристаллы ПИМ памяти общего применениякристаллы новых типов и нанохранилища1.Aleksenko A.G., Lapshinsky V.A. Evaluation of the effectiveness of the basic crystals of memory.Electronic engineering. Ser. Microelectronics. 1980. Vol. 4. P. 3-8 (In Russian).2.Balasubramonian R. et al. Near-Data Processing: Insights from a MICRO-46 Workshop. IEEE Micro. 2014, July-August. P. 36-42.3.Burr G.W. et al. Overview of candidate device technologies for storage-class memory. IBMJ. Res.&Dev. 2008, JULY/SEPTEMBER. Vol. 52. No. 4/5. P. 12-21.4.DeBenedictis E.P. Will Moor’s Law be Sufficient? IEEE 0-7695-2153-3/04. 2004. P. 1-12.5.Elliott D.G., Snelgrove W.M., Cojocaru C. and McKenzie R Computational RAM: Implementing Processors in Memory. J. IEEE Design and Test of Computers. 1999. № 16(1) (January-March). P. 32-41.6.Freitas R.F. and Wilcke W.W. Storage-class memory: The next storage system technology. IBM J. Res. @ Dev. 2008. Vol. 52. № (4/5). P. 439-447.7.Kulkarni S. et al. Taxonomy for Transactional Memory Systems. Int. J. of Computer Science and Information Technologies (IJCSIT). 2011. № 2(2). P. 766-775.8.Lapshinsky V.A. Basic crystals and CPU-oriented organization “smart” memory. Sensors & Systems. 2015. № 1. P. 81-86 (In Russian).9.Loh G.H. et al. A processing-in-Memory Taxonomy and a Case for Studding Fixed-function PIM. In WoNDP: 1st Workshop on Near-Data Processing. 2013. № 1. P. 1-6.10.Meena J.S., Sze S.M., Chand U and Tseng T.Y. Overview of emerging nonvolatile memory technologies. Nanoscale Research Letters. 2014. P. 1-33.11.Morad A., Yavits L., Ginosar R. GP-SIMD Processing-in-Memory. ACM Transactions on Architecture and Code Optimization. 2015, January. Vol. 11. Issue 4. P. 1-26.12.Pershenkov V.S., Podlepecky B. I., Shagurin I.I., Bocharov Y.I. Microelectronics applied to instrument-making. Sensors & Systems. 2015. № 1. P. 3-22. (In Russian)13.Ranganathan P. Chang J. 2011. IEEE Computer Society 44(1). P. 39-48.14.Ranganathan P. and Chang J. (Re)Designing Data-Centric Data Centers. IEEE Micro. 2012, JANUARY/FEBRUARY. P. 66-70.15.Shibata T. 2009. Solid-State Electronics. № 53. P. 1227-1241.16.Stone H.S. A Logic-in-Memory Computer. IEEE Trans. on Computer. 1970. V. C-19. N 1. P. 73- 78.17.Zhang D.P. et al. TOP-PIM: Throughput-Oriented Programmable Processing in Memory. Proc. of the 23rd international symposium on High-performance parallel and distributed computing (HPDC’14), June 23-27, Vancouver, BC, Canada.